View PT7C4050_1017499.PDF datasheet online --- IC-ON-LINE

Datasheet File OCR Text:

Data Sheet PT7C4050 PLL with Integrated VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Features
* * * * * * * * * * * * * * PLL with quartz stabilized VCXO Crystal output jitter less than 20ps Dual redundant reference input clocks with loss of signal detection Manual or automatic switch over between reference input clocks VCXO provides smooth output transition during switch over of input clocks Lock detection Selectable metal mask options for phase detectors, op. Amps, and charge pump Loss of signals alarm Return to nominal clock upon LOS Input data rates from 8 kb/s to 40 Mb/s Tri-state output User defined PLL loop response NRZ data compatible +3.3 and +5.0V supply voltage
Description
The device is composed of phase-lock loop with integrated VCXO for use in clock recovery, data retiming, frequency translation and clock smoothing applications in telecom and datacom systems. Crystal Frequencies Supported: 12.624~38.880MHz.
Ordering Information
Part Number PT7C4050xDE PT7C4050xLE Package Die form Lead free 28-Pin TSSOP
Note: Pls see below specification of part no.
Applications
* * * * Frequency translation Clock Smoothing, Clock Switching NRZ Clock Recovery Optical Switching/Routing, Base Station
PT0239L (06/07) 1
Ver: 0
Data Sheet PT7C4050 PLL with Integrated VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Block Diagram
CLKIN DATAIN HIZ
Phase Detector & Loss Of Signal Circuit
RCLK RDATA LOS PHO
VC LOSIN
CLK1 VCXO Divider CLK2 OPOUT
OPN OPP
Op Amp
Pin Configuration
PT0239L (06/07) 2
Ver: 0
Data Sheet PT7C4050 PLL with Integrated VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Pin Description
Pin 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
*1
Sym X1 VC NC AGND OPN OPOUT OPP S1 S2 S3 LOS-IN1 (LOSIN) PHO REF-CLK1 (DATAIN) FB-CLK (CLKIN) DGND LOS RCLK (CLK-OUT3) RDATA (CLK-OUT4) DVDD CLK-OUT2 HIZ CLK-OUT1 SEL-OUT1 GND AVDD (XT-VDD) NC NC X2
Description Crystal oscillator connected between X1 and X2 Control voltage input. It controls crystal oscillator (VCXO). Not connected. Analog ground. Negative input. terminal to internal operational amplifier. Output. terminal of internal operational amplifier. Positive input. terminal to internal operational amplifier. S1, S2, S3 Options for selectable divider N TTL input. Internal pull down. Normally this pin is connected to OUT1 and selects REF-CLK1 input Output. signal produced by phase detector of data. Input clock signal. to phase detector (TTL switching thresholds for recovering DATAIN) TTL switching thresholds input. Connected to external feedback clock. Digital ground. Loss of signal detection. for DATAIN input. Refer to LOS detection description. Output recovered clock. Output recovered data stream. Digital power supply. Output clock of internal VCXO frequency controlled by S3, S2, S1 while S4 set logic high TTL input. When set to a logic low, output pins CLK-OUT1, CLK-OUT2, RCLK, and RDATA buffers are set to high-impedance state. When set to logic high or no connection, the device functions and output pins CLK-OUT1, CLK-OUT2, RCLK, and RDATA etc. are active. This input has an internal pull-up resistor. Output clock. of internal VCXO or half VCXO frequency, controlled by SEL-OUT1. CMOS input. `LO' selects half of internal VCO frequency. `HI' selects internal VCO frequency. Internal pull up. Ground. Analog power supply. Not connected. Not connected. Crystal oscillator connected between X1 and X2
21 22 23*2 24 25 26 27 28
Note: *1: S3, S2, S1 option for selectable divider N, Please refer to Table 1 *2: SEL-OUT1 option for VCXO or half VCXO output freq. Please refer to Table 2 ( ): For pin11/13/14/17/18/25, die option
PT0239L (06/07) 3
Ver: 0
Data Sheet PT7C4050 PLL with Integrated VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Pad Location
X1-2 X1-1 X2-2 X2-1
IFr VC AGND1 AGND2 NC1 OPN LF REF-indica tor1 REF-indica tor2 OPOUT REF-SEL NC2 OPP CTRL-SEL Ala rm-re s NC3 S0 S1 S2 S3 S4 REF-CLK1(Da tain) FB-CLK(Clkin)
AVDD XT-VDD XT-GND GND(CDL) SEL-OUT1 CLK-OUT1 NC9 NC8
PT7C4050
HIZ LD NC7 CLK-OUT2 NC6 Sel_050 DVDD2 DVDD1 RDATA(CLK-OUT 4) RCLK(CLK-OUT3) LOS-OUT2 LOS-OUT1 LOS*
LOS-IN1(LOSIN)
Die size: 2190x3401m(Including scribe line). Die thickness: 300m(no coating).
Table 1 Bonding Options for selectable divider N S3 S2 1 1 1 1 1 0 1 0 0 1 0 1 0 0 0 0 Table 2 Bonding Options for CLK-OUT1 SEL-OUT1 1 0 S1 1 0 1 0 1 0 1 0 Divider N 2 4 8 16 32 64 128 256
CLK-OUT1 frequency Internal VCXO frequency Half of internal VCXO frequency
PT0239L (06/07) 4
REF-CLK2
PHO
NC4
NC5
DGND1
LOS-IN2
DGND2
Ver: 0
Data Sheet PT7C4050 PLL with Integrated VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Function Description
LOS detection LOS-OUT1 provides output alarm flag when REF-CLK1 is lost. The LOS output is set to logic high after 256 consecutive FB-CLK (CLKIN) periods with no REF-CLK1 (DATAIN) transitions. As soon as a transition occurs at REF-CLK1 (DATAIN), LOS is reset to a logic low. Divider output signals The internal divider N is 2,4,8, ------, 8192, and creates 5 kinds of 8KHZ frame signals: F0N, F8, F16N, RSP, TSP. F0N outputs to CLK-OUT3 pin, F16N outputs to CLK-OUT4 pin. The F8, TSP, RSP can be selected by S4:1 (bond option) and output to CLK-OUT2 pin. 8KHZ frame signals' generator based on 32MHZ VCXO frequency. All signals are compatible with 4409 DPLL product.
PT0239L (06/07) 5
Ver: 0
Data Sheet PT7C4050 PLL with Integrated VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Maximum Rating
Storage Temperature....................................- 65oC to +150oC Core supply voltage.....................................- 0.5 to +7.0V I/O supply voltage....................................... - 0.5 to +7.0V DC Input Voltage .......................................- 0.5 to +7.0V Input ESD protection ....................................2000V Note: Stresses greater than those listed under MAXIMUMRATINGS may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect reliability.
DC Characteristics
Sym VDD ILEAK VTIH VTIL VCIH VCIL VOH1 VOL1 IPULLUP1 IPULLUP2 IPULLDOWN ICC TA Supply Voltage Input Leakage Current TTL Input High Voltage TTL Input Low Voltage CMOS Input High Voltage CMOS Input Low Voltage Output High Voltage for CLK-OUT1/2/3/4 Output Low Voltage for CLK-OUT1/2/3/4 Input Pull up Current for HIZ Input Pull up Current for S4:0, Test Input Pull down Current for LOS-IN1 Maximum Supply Current Ambient Temperature Parameter Test Condition Ioh = 8mA Iol = 8mA Vi = 0V Vi = VDD Full Active Min 4.5 3.0 -10 2 0.7VDD 2.4 -160 -50 -40 Typ Max 5.5 3.6 10 0.8 0.3VDD 0.4 50 60 85 mA
o
Unit V A V V V V V V A
C
PT0239L (06/07) 6
Ver: 0
Data Sheet PT7C4050 PLL with Integrated VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
AC Characteristics
Sym DATAIN REF-CLK OUT1 OUT2 tR tF SYM 1 SYM 2 RCLK BW F/V C NR OUT1 OUT2 Parameter Input NRZ Data Rates Input RZ Data and Clock Rates Nominal Output Frequency CLK-OUT1 Nominal Output Frequency CLK-OUT2 Rise Time Fall Time CLK-OUT1 (Symmetry or Duty cycle) CLK-OUT2 (Symmetry or Duty cycle) RCLK (Symmetry or Duty cycle) Control Voltage Bandwidth Sensitivity VCXO Negative Resistor Nominal Output Frequency on Loss of Signal: CLK-OUT1/2 Phase Detector Gain KD Phase Detector Gain offset GB Loop Filter Op-Amp Unity Gain Band Width 0.5V to 2.5V 2.5V to 0.5V VC = 1.4V VC = 1.4V VC = 1.4V -3 dB, VC = 1.65 V VC = Vdd/2 -75 Internal design value Internal design value, DATAIN and CLKIN is "0" degree phase difference, OP-Amp gain=2/3 Internal design VALUE. 75 0.53 x Data Density TDB Test Condition Min 0.008 0.008 12.0 out1 /8192 0.5 0.5 40 45 40 -75 Typ 25 Max 65.536 32.768 61.44 out1 /2 5 5 60 55 60 100 -40 75 Unit Mb/s Mb/s MHz MHz ns ns % % % kHz ppm/V Ohm ppm from fo 1 ppm from fo 2 V/rad
-
750
V KHz
PT0239L (06/07) 7
Ver: 0
Data Sheet PT7C4050 PLL with Integrated VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Application Circuit
N ormal Test C it ircu
C 3 VC C 0 uF .1 pn R O tio al 1 C 4 0 uF .1 V C C 5 O tio al pn 1 1 1 O PN V C 2 2 2 LS O PH O D T IN AA CK LW 1 2 3 4 5 6 7 8 9 1 0 1 1 1 2 1 3 1 4 pn R O tio al 2 U 1 X 1 X 2 V C N C N C N C AN GD VD D O PN XG D TN O PO S -O T1 EL U O PP CK U1 L -O T S 1 H IZ S 2 CK U2 L -O T S 3 DD VD L SIN O RAA DT PH O R LK C D T IN AA LS O CK L IN DN GD PT 4 0 7C 05 2 8 2 7 2 6 2 5 2 4 2 3 2 2 2 1 2 0 1 9 1 8 1 7 1 6 1 5 C 6 2F 2n VC C C 1 O tio al pn Y 1 3 8H 2.76 M z C 2 O tio al pn
R 3
O tio al pn
OT U1
R 4 O tio al pn
LS O
A pplication circu for PT7C it 4050 Input: 2M z H Ou tput: 32.768M z H
VC C
S S S Jum for 123 p S 1 00 S 2 00 S 3 01
D id N iv er 256 C 2 1 28 C 1 O tio al pn
selectab d er N le ivid 00111 11001 01010
6 4 3 2 16 8 4
1 1 1
2
C 3
0.1 uF K R 5.1 1 K R 5.1 2
Y1
32.768M Hz
Op nal tio
C 4
0.1 uF V C C 5 VC 0.1 uF 1 1 LS O PH O R 5 3 3 2 2 1 2 3 4 5 6 7 8 9 1 0 1 1 1 2 1 3 1 4
U1 X 1 X2 V C NC N C NC A GND VD D O PN XG D TN O PO S -O EL UT1 O PP C K UT L -O 1 S 1 HIZ S 2 C K UT L -O 2 S 3 DVD D L SIN O RAA DT PH O R LK C D AIN AT LS O CK L IN DGN D PT 4 0LE 7C 05 4M CL Hz KIN 2 8 2 7 2 6 2 5 2 4 2 3 2 2 2 1 2 0 1 9 1 8 1 7 1 6 1 5 C 6 2F 2n VC C
R 3
1K 20
R 6 R 7
3 3 3 3
3 Hz 2M X 2M z 3H
R 4 1 8K
LS O
X Mz -2 H
PT0239L (06/07) 8
Ver: 0
Data Sheet PT7C4050 PLL with Integrated VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
38.88/19.44
C 3 0 uF .1 R 5K 1 .1 C 4 0 uF .1 R 5.1K 2 U 1 X 1 X 2 V C N C N C N C AN GD VD D O PN XG D TN O PO S -O T1 EL U O PP CK U L -O T1 S 1 H IZ S 2 CK U L -O T2 S 3 DD VD L SIN O RAA DT PH O R LK C D T IN AA LO S CK L IN DN GD PT 4 LE 7C 050 RO U PN R PH UO KN GD R1 7 2.1K R1 8 2.1K C 7 0.1uF 2F 2n VC C C 1 O tio al pn Y 1 3 Mz 8.88 H C 2 O nal ptio
RO U PN R 2K 4 20 R1 3 80K
C 5 2 uF .2
VC C 8 RE KF
R 4K 5 .7
R PH UO SN K Y 16
1 2 3 4 5 6 7 8 9 10 11 12 13 14
2 8 2 7 2 6 2 5 2 4 2 3 2 2 2 1 2 0 1 9 1 8 1 7 1 6 1 5 C 6
VC C
V _C CK
16.384/8.192
C 3 VC C 0 uF .1 R 5K 1 .1 C 4 0 uF .1 1 2 3 4 5 6 7 8 9 1 0 1 1 1 2 1 3 1 4 R 5K 2 .1 U 1 X 1 X 2 V C N C N C N C AN GD VD D O PN XG D TN O PO S -O T1 EL U O PP CK U1 L -O T S 1 H IZ S 2 CK U2 L -O T S 3 DD VD L SIN O RAA DT PH O R LK C D T IN AA LS O CK L IN DN GD PT 4 0 LE 7C 05 A 2 8 2 7 2 6 2 5 2 4 2 3 2 2 2 1 2 0 1 9 1 8 1 7 1 6 1 5 VC C C 1 O tio al pn Y 1 1 4H 6.38 M z C 2 O tio al pn
R 3
1K 00
C 5 0 uF .1
1 4 _1 6.38 M 8 92 _ .1 M 1 R D TA RA 1 R CL 1 RK
R 4 1 1K
EE Y1 CK 1 L IN
LS O C 6 2F 2n
PT0239L (06/07) 9
Ver: 0
Data Sheet PT7C4050 PLL with Integrated VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
40.096/2.560
C 3 VC C 0 uF .1 R 5K 1 .1 C 4 0 uF .1 R 5K 2 .1 U 1 X 1 X 2 V C N C N C N C AN GD VD D O PN XG D TN O PO S -O T1 EL U O PP CK U1 L -O T S 1 H IZ S 2 CK U2 L -O T S 3 DD VD L SIN O RAA DT PH O R LK C D T IN AA LS O CK L IN DN GD PT 4 0 7C 05 LE C 1 O tio al pn Y 1 4 6H 0.09 M z C 2 O tio al pn
R 3
3 0K
C 5 0 uF .1 LS O PH O X SIG R CK LW
R 4 3K .9
1 2 3 4 5 6 7 8 9 1 0 1 1 1 2 1 3 1 4
2 8 2 7 2 6 2 5 2 4 2 3 2 2 2 1 2 0 1 9 1 8 1 7 1 6 1 5 C 6
VC C
S R1 H RM 40 1 LS O
2F 2n
32.768/2.048
C 3 0.1 uF K R 5.1 1 C 4 0.1 uF V C C 5 0.1 uF LS O PH O R 5 3 3 4H Mz OPN VC 1 2 3 4 5 6 7 8 9 1 0 1 1 1 2 1 3 1 4 K R 5.1 2 U1 X 1 X2 V C NC N C NC A GND VD D O PN XG D TN O PO S -O EL UT1 O PP C K UT L -O 1 S 1 HIZ S 2 C K UT L -O 2 S 3 DVD D L SIN O RAA DT PH O R LK C D AIN AT LS O CK L IN DGN D PT 4 0LE 7C 05 2 8 2 7 2 6 2 5 2 4 2 3 2 2 2 1 2 0 1 9 1 8 1 7 1 6 1 5 C 6 2F 2n VC C VC C C 1 O tio al pn Y1 32.768M Hz C 2 Op nal tio
R 3
1K 20
R 6 R 7
3 3 3 3
3 Hz 2M X 2M z 3H
R 4 1 8K
LS O
X Mz -2 H
PT0239L (06/07) 10
Ver: 0
Data Sheet PT7C4050 PLL with Integrated VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
16.384/2.048
VC C C 1 O ptional Y 1 1 4H 6.38 M z C 2 O tio p nal
R5 1 .1K
R 5.1K 2 U 1 X 1 X 2 V C N C N C N C AN GD VD D O PN XN TG D O PO S EL-O T1 U O PP CK U1 L -O T S 1 H IZ S 2 CK U2 L -O T S 3 DD VD L SIN O RAA DT PH O R LK C D T IN AA LS O C IN LK DN GD PT 4050 LE 7C A
R 3
4K 70
C 3 1 /1 uF 6V
R 4 22.1K R2 5 2.1K C 5 0.1 uF
PH O 32K C _32K LK
1 2 3 4 5 6 7 8 9 10 11 12 13 14
2 8 2 7 2 6 2 5 2 4 2 3 2 2 2 1 2 0 1 9 1 8 1 7 1 6 1 5 C 4
VC C
R 6
33
2.048M z H
22nF
Recommended Crystal Specifications
Description Mode of Oscillation Frequency Range Frequency Tolerance Operating Temperature Load Capacitance (CL) Frequency Range (MHz) 12.0000 - 13.0000 13.0001 - 15.0000 15.0001 - 17.0000 17.0001 - 20.0000 20.0001 - 23.0000 23.0001 - 26.0000 26.0001 - 41.0000 Motional Capacitance 11 fF 12 fF 13 fF 14 fF 15 fF 16 fF 17 fF Shunt Capacitance 2.4 pF 2.6 pF 3.0 pF 3.2 pF 3.5 pF 4.0 pF 4.5 pF Crystal Fundamental, AT cut 12.0000 to 41.0000MHz 20ppm (Max, 25 ) -40 to 85 12pF RR max 50 50 40 40 30 30 25
PT0239L (06/07) 11
Ver: 0
Data Sheet PT7C4050 PLL with Integrated VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Mechanical Information
LE (28-Pin TSSOP)
PT0239L (06/07) 12
Ver: 0
Data Sheet PT7C4050 PLL with Integrated VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Notes
Pericom Technology Inc.
Email: support@pti.com.cn China: Web Site: www.pti.com.cn, www.pti-ic.com
No. 20 Building, 3/F, 481 Guiping Road, Shanghai, 200233, China Tel: (86)-21-6485 0576 Fax: (86)-21-6485 2181 Unit 1517, 15/F, Chevalier Commercial Centre, 8 Wang Hoi Rd, Kowloon Bay, Hongkong Tel: (852)-2243 3660 Fax: (852)- 2243 3667 3545 North First Street, San Jose, California 95134, USA Tel: (1)-408-435 0800 Fax: (1)-408-435 1100
Asia Pacific:
U.S.A.:
Pericom Technology Incorporation reserves the right to make changes to its products or specifications at any time, without notice, in order to improve design or performance and to supply the best possible product. Pericom Technology does not assume any responsibility for use of any circuitry described other than the circuitry embodied in Pericom Technology product. The company makes no representations that circuitry described herein is free from patent infringement or other rights, of Pericom Technology Incorporation.
PT0239L (06/07) 13
Ver: 0

▲Up To Search▲

Price & Availability of PT7C4050

	To Download PT7C4050 Datasheet File
If you can't view the Datasheet, Please click here to try to view without PDF Reader .